63ないしビット8はそのパイトの符号の継続である。

無符号ワードのレジスタ内表現412は、レジスタ201のうちの1つのレジスタに格納される。ビット15ないしビット0には、無符号ワード402が入れられる。これらのビットを |w| で示す。このワードを正しく表すには、残りのビット63ないしビット16はゼロでなければならない。符号付きワード402は、符号付きワードのレジスタ内表現413が示すように、ビット14ないしビット0に格納される。残りのビット63ないしビット15は符号フィールドである。

ダブルワード403は、無符号ダブルワードのレジスタ内表現414または符号付きダブルワードのレジスタ内表現415として格納することができる。無符号ダブルワードのレジスタ内表現414のピット31ないしピット0がデータである。これらのピットを ldl で示す。この無符号ダブルワードを正しく表すには、残りのピット63ないしビット32はゼロでなければならない。整数レジスタ201には、符号付きダブルワードのレジスタ内表現415が、そのピット30ないしピット0に格納される。残りのピット63ないしピット31は符号フィールドである。

前述の第4b図ないし第4d図に示すように、データ・タイプによっては64ビット幅のレジスタに格納するのは非効率的な格納方法である。たとえば、無符号パイトのレジスタ内表現410を格納する場合、ビット63ないしビット8はゼロでなければならず、ビット7ないしビット0にしか非ゼロ・ビットを入れることができない。したがって、64ビット・レジスタに1バイトを格納するプロセッサは、レジスタの容量の12.5%しか使用しない。同様に、機能ユニット203によって実行される命令は始めの数ピットしか重要ではない。

第5 a 図に、パックされたデータのデータ形式を示す。パックされたバイト501、パックされワード502、パックされたダブルワード503の3つのパックされたデータ形式が図示されている。パックされたバイトは、本発明の一実施

形態では64ビット長であり、8個のデータ要素を含む。各データ要素は1バイト長である。一般に、データ要素は1つのレジスタ(または記憶場所)に同じ長

さの他のデータ要素と共に格納される個々のデータである。本発明の一実施形態では、1つのレジスタに格納されるデータ要素の数は、64ピットをデータ要素のビット長で割った商である。

パックされたワード502は64ビット長であり、4個のワード402データ 要素を含む。各ワード402データ要素は、16ビットの情報を含む。

パックされたダブルワード503は64ビット投であり、2個のダブルワード403データ要素を含む。各ダブルワード403データ要素は32ビットの情報を含む。

第5 b 図ないし第5 d 図にレジスタ内にパックされたデータ記憶表現を示す。無符号のパックされたバイトのレジスタ内の表現510は、レジスタR。212 a~R。212 afのうちの1つにパックされたバイト501が格納されている様子を示している。各バイト・データ要素の情報は、バイト0はビット7ないレビット0に格納され、バイト1はビット15ないしビット8、パイト2はビット23ないしビット16、バイト3はビット31ないしビット24,バイト4はビット39ないしビット32、バイト5はビット47ないしビット40、バイト6はビット55ないしビット48、パイト7はピット63ないしビット56に格納される。したがって、レジスタ内ですべての使用可能ピットが使用される。この記憶構成によって、プロセッサの記憶効率が向上する。また、8個のデータ要素に同時に実行することができるようになる。符号付きバックされたバイトのレジスタ内表現511も同様にレジスタ209内のレジスタに格納される。どのバイト・データ要素でも8番目のビットのみが必要な符号ビットであり、他のビットは使用してもしなくても符号が示されることに留意されたい。

無符号のパックされたワードのレジスタ内表現512は、ワード3ないしワード0がレジスタ209のうちの1つのレジスタに格納される様子を示している。 ピット15ないしピット0にはワード0のデータ要素情報が入り、ピット31ないしビット16にはデータ要素ワード1の情報が入り、ピット47ないしビット

32にはデータ要素ワード2の情報が入り、ビット63ないしビット48にはデ

ータ要素ワード3の情報が入る。符号付きパックされたワードのレジスタ内表現513は無符号のパックされたワードのレジスタ内表現512と同様である。各ワード・データ要素の16番目のビットにのみ、必要な符号標識が入ることに留意されたい。

無符号のパックされたダブルワードのレジスタ内表現514は、レジスタ209に2個のダブルワード・データ要素が格納される様子を示している。ダブルワード0はレジスタのビット31ないしビット0に格納される。ダブルワード1はレジスタのビット63ないしピット32に格納される。符号付きパックされたダブルワードのレジスタ内表現515は無符号のパックされたダブルワードのレジスタ内表現514と同様である。必要な符号ビットはダブルワード・データ要素の32番目のビットであることに留意されたい。

前述のように、レジスタ209はパックされたデータと整数データの両方に使用することができる。本発明のこの実施形態では、アドレス指定されたレジスタ、たとえばR1212aにパックされたデータと単純整数/固定小数点データのどちらが格納されているかを追跡するために、個々のブログラミング・ブロセッサ109が必要である。他の実施形態では、プロセッサ109はレジスタ209の個々のレジスタに格納されているデータのタイプを追跡することができる。この代替実施形態では、たとえば単純/固定小数点整数データに対してパックされた加昇を行おうとした場合、エラーを生成することができる。

制御信号の形式

以下に、プロセッサ109がパックされたデータを操作するために使用する制御信号形式の一実施形態について説明する。本発明の一実施形態では、制御信号は32ビットで表される。デコーダ202はバス101から制御信号207を受け取ることができる。他の実施形態では、デコーダ202はキャッシュ206からもそのような制御信号を受け取ることができる。

第6a図にパックされたデータを操作する制御信号の一般的な形式を示す。命令フィールドOP601 (ビット31ないしビット26) は、たとえば、パック

された加算、パックされた減算など、プロセッサ109によって実行される演算

に関する情報を供給する。SRC1 602 (ビット25ないしビット20) は、レジスタ209内のレジスタのソース・レジスタ・アドレスを供給する。このソース・レジスタは、制御信号の実行で使用される第1のパックされたデータSourcelを保持する。同様に、SRC2 603 (ビット19ないしビット14) には、レジスタ209内のレジスタのアドレスが入れられる。この第2のソース・レジスタは、演算の実行時に使用されるパックされたデータSource2を保持する。DEST605 (ビット5ないしビット0) にはレジスタ209内のレジスタのアドレスが入れられる。この宛先レジスタには、パックされたデータ演算のパックされた結果データResultが格納される。

制御ビットSZ610(ビット12およびビット13)は、第1および第2のパックされたデータ・ソース・レジスタ内のデータ要素の長さを示す。SZ610が01xに等しい場合、パックされたデータはパックされたパイト501としてフォーマットされる。SZ610が10xに等しい場合、パックされたデータはパックされたワード502としてフォーマットされる。しかし、00xまたは11xと等しいSZ610を受け取った場合、他の実施形態では、これらの値のうちの1つを使用してパックされたダブルワード503を示すことができる。

制御ビットT611 (ビット11) は、演算を飽和モードで行うかどうかを示す。T611が1の場合、飽和演算が行われる。T611がゼロの場合、非飽和演算が行われる。飽和演算については後述する。

制御ビットS612(ビット10)は、符号付き演算の使用を示す。S612が1の場合、符号付き演算が行われる。S612がゼロの場合、無符号演算が行われる。

第6 b 図に、パックされたデータを操作する制御信号の第2の一般的形式を示す。この形式は、米国イリノイ州マウント・プロスペクトP. O. Box7641インテル・コーポレイションのLiterature Salesから入手可能な"Pentium™ Processor Family User'sManual"に記載されている汎用整数命令コード形式に対応する。OP601、SZ610、T611、およびS612がすべて組み合わされて1つの大き

なフィールドになることに留意されたい。制御信号によっては、ビット3ないし5がSRC1 602となる。一実施形態では、SRC1 602アドレスがある場合、ビット3ないし5はDEST605にも対応する。SRC2 603アドレスが存在する一代替実施形態では、ビット0ないし2もDEST605に対応する。パックされたシフト即他演算のような他の制御信号の場合、ビット3ないし5は命令コード・フィールドの拡張部を表す。一実施形態では、この拡張部によってプログラマはシフト・カウント値などの即値を制御信号と共に組み込むことができる。一実施形態では、即値は制御信号の後に続く。これについては"Pentium™ Processor Family User's Manual"の付録FのF-1~F-3ページに詳述されている。ビット0ないし2はSRC2 603を表す。この汎用形式によって、レジスタからレジスタ、メモリからレジスタ、メモリによるレジスタ、レジスタからレジスタ、即値によるレジスタ、レジスタからレジスタ、即値によるレジスタ、レジスタからアジスタ、なよるレジスタ、レジスタからと、レジスタから整数レジスタかのアドレス指定もサポートする。

飽和/非飽和の説明

前述のように、T 6 1 1 は演算が任意選択で飽和するかどうかを示す。飽和を可能にした演算の結果がデータの範囲からオーバーフローまたはアンダーフローする場合、その結果はクランプされる。クランプとは、結果がその範囲の最大値または最小値を超える場合、その結果を最大値または最小値に設定することを意味する。アンダーフローの場合、飽和によって結果がその範囲内の最低値にクランプされ、オーバーフローの場合は最高値にクランプされる。各データ形式の許容範囲を表1に示す。

データ形式	最小值	最大值
無符号パイト	0	2 5 5
符号付きパイト	1 2 8	1 2 7
無符号ワード	0	6 5 5 3 5
符号付きワード	- 3 2 7 6 8	3 2 7 6 7
無符号ダブルワード	0	2 " - 1
符号付きダブルワード	- 2 * *	2 * * - 1

五 1

前述のように、T611は飽和演算を行うかどうかを示す。したがって、無符号パイト・データ形式を使用し、演算結果=258で、飽和を使用可能にしていた場合、結果は演算の宛先レジスタに格納される前に255にクランプされることになる。同様に、演算結果=-32999で、プロセッサ109が飽和を使用可能にして符号付きデータ形式を使用した場合、結果は演算の宛先レジスタに格納される前に-32768にクランプされることになる。

シフト演算

本発明の一実施形態では、標準CISC命令セット(アンパックされたデータ 演算)をサポートするだけでなくパックされたデータのシフト演算もサポートす ることによって、CSCアプリケーションのパフォーマンスを向上させる。パッ クされたシフト演算を使用して、高速フーリエ変換、コサイン変換、およびその 他のディジタル画像および音声信号処理アルゴリズムの固定小数点インプレリメ ントの速度を高速化することができる。

本発明の一実施形態では、SRC1レジスタにはシフトさせるデータ(Sourcel)が入れられ、SRC2レジスタにはシフト・カウントを表すデータ(Source2)が入れられ、DESTレジスタにはシフトの結果(Result)が入れられる。すなわちSourcelはシフト・カウントによって独立してシフトされた各データ要素を有することになる。一実施形態では、Sour

ce2は無符号64ピット・スカラと解釈される。他の実施形態では、Source2はパックされたデータであり、Source1内のそれぞれの対応するデ

- タ要素のシフト・カウントが入れられる。

本発明の一実施形態では、算術シフトと論理シフトの両方をサポートする。算術シフトは、各データ要素のピットを指定された数だけ下にシフトし、各データ要素の上位ピットを符号ピットの初期値で満たす。パックされたパイト・データの場合の7を超えるシフト・カウント、パックされたダブルワードの場合の15を超えるシフト・カウント、またはパックされたダブルワードの場合の31を超えるシフト・カウントがあると、各Resu1tデータ要素は符号ピットの初期値で満たされる。論理シフトは、ビットを上下にシフトさせることによって機能することができる。右シフト論理演算では、各データ要素の上位ビットがゼロで満たされる。左シフト論理演算では、各データ要素の下位ビットがゼロで満たされる。

本発明の一実施形態では、バックされたバイトおよびバックされたワードの右シフト算術演算と右シフト論理演算と左シフト論理演算がサポートされる。本発明の他の実施形態では、バックされたダブルワードでもこれらの演算がサポートされる。

第7図に、パックされたデータに対してシフト演算を行う方法の一実施形態を 示す。この実施形態は、第2図のプロセッサ109で実施することができる。

ステップ701で、プロセッサ109が受け取った制御信号207をデコーダ 202がデコードする。したがって、デコーダ202は、適切なシフト演算の命 令コードと、整数レジスタ209内のSRC1 602、SRC2 603、お よびDEST605アドレスと、飽和/非飽和(シフト演算の場合は必ずしも必 要ではない)と、符号付き/無符号(これも必ずしも必要ではない)と、バック されたデータ内のデータ要素の長さとをデコードする。

ステップ702で、SRC1 602アドレスとSRC2 603アドレスが 与えられた場合、内部バス205を介してデコーダ202がレジスタ・ファイル 204内の整数レジスタ209にアクセスする。整数レジスタ209は機能ユニット203にSRC1 602レジスタに格納されているパックされたデータ

(Sourcel) と、SRC2 603レジスタに格納されているスカラ・シ

フト・カウント (Source2) を供給する。すなわち、整数レジスタ209は、パックされたデータを内部バス205を介して機能ユニット203に伝達する。

ステップ703で、デコーダ202は機能ユニット203が適切なパックされたシフト演算を実行することができるようにする。デコーダ202は、さらに、内部バス205を介してデータ要素のサイズとシフト演算のタイプとシフトの方向(論理シフトの場合)も伝達する。

ステップ710で、データ要素のサイズによって次にどのステップを実行するかが決まる。データ要素のサイズが8ビット(バイト・データ)の場合、機能ユニット203はステップ712を実行する。しかしバックされたデータ内のデータ要素のサイズが16ビット(ワード・データ)の場合、機能ユニット203はステップ714を実行する。一実施形態では、8ビットと16ビットのデータ要素サイズのバックされたシフトのみがサポートされる。しかし、他の実施形態では、32ビットのデータ要素サイズのバックされたシフトもサポートされる。

データ要素のサイズが8ピットであると仮定すると、ステップ712が実行される。ステップ712では以下のシフト演算が行われる。Source1のピット7ないしのがシフト・カウント(Source2のピット63ないしの)によってシフトされ、Resultのピット7ないしのが生成される。Source1のピット15ないし8がシフト・カウントによってシフトされ、Resultのピット15ないし8が生成される。Source1のピット23ないし16がシフト・カウントによってシフトされ、Resultのピット23ないし16がシフト・カウントによってシフトされ、Resultのピット39ないし32がシフト・カウントによってシフトされ、Resultのピット39ないし32が生成される。Source1のピット39ないし32が生成される。Source1のピット39ないし32が生成される。Source1のピット39ないし32が生成される。Source1のピット39ないし32が生成される。Source1のピット39ないし32が生成される。Source1のピット47ないし40が生成される。So

urcelのビット63ないし56がシフト・カウントによってシフトされ、Resultのビット63ないし56が生成される。

データ要素のサイズが16ピットであると仮定すると、ステップ714が実行される。ステップ714では以下のシフト演算が行われる。Sourcelのビット15ないしのがシフト・カウントによってシフトされ、Resultのビット15ないしのが生成される。Sourcelのビット31ないし16がシフト・カウントによってシフトされ、Resultのビット31ないし16が生成される。Sourcelのビット47ないし32がシフト・カウントによってシフトされ、Resultのビット47ないし32が生成される。Sourcelのビット63ないし48がシフト・カウントによってシフトされ、Resultのビット63ないし48が生成される。

一実施形態では、ステップ712のシフト演算が同時に行われる。しかし、他の実施形態では、これらのシフト演算は順次に行われる。他の実施形態では、これらのシフト演算の一部が同時に行われ、一部は順次に行われる。これは、ステップ714のシフト演算にも同様に適用される。

ステップ720で、ResultがDESTレジスタに格納される。

表2に、パックされた右シフト算術演算のレジスタ内表現を示す。最初の行のビットはSourcelのパックされたデータ表現である。2番目の行のビットはSource2のデータ表現である。3番目の行のビットはResultのパックされたデータ表現である。各データ要素ピットの下の数字はデータ要素番号である。たとえば、Source1データ要素3は 100000000である

1 .	1 l		1	ı			
00101010	01010101	01010101	11111111	10000000	01)10000	10001111	10001000
プランフト	シフト	5 シフト	シフト	シフト	シフト	シフト	シフト
00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000100
	=	=	=	=	=	=	=
00000010	00000101	00000101	11111111	11110000	00000111	11111000	11111000
7	6	5	4	,		1.	

援 2

表3に、パックされたバイト・データに対するパック右シフト論理演算のレジスタ内表現を示す。

1			•				
00101010	01010101	01010101	11111111	10000000	01110000	11110001	10001000
00101010	りフト	5 シフト	シフト	シフト	2 シフト	シフト	シフト
シフト 00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000011
=			£	2	=	=	=
00000101	00001010	00001010	00011111	00010000	00001110	00010001	00010001
7	6	5	4	3	2	1	0

表3

表4に、バックされたバイト・データに対するバック左シフト論理演算のレジスタ内表現を示す。

	}						
00101010	01010101	01010101	11111111	10000000	01110000	10001111	10001000
- 0010707 7 シフト	シフト	シフト	シフト	り シフト	2 シフト	シフト	<i>U</i> <u>シフト</u>
00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000011
:	=	E	=	=	=	5	
01010000	10101000	10101000	11111000	00000000	10000000	01111000	01000000
7	6	5	1	3	2	1	0

裘 4

パックされたデータ回路

一実施形態では、アンパックされたデータに対する単一のシフト演算と同じク

ロック・サイクル数で複数のデータ要素に対するシフト演算を行うことができる。同じクロック・サイクル数での実行を実現するために、並列処理を使用する。 すなわち、データ要素に対してシフト演算を行うように各レジスタが同時に命令 される。これについては以下で詳述する。第8図に、アンパックされたデータに 対するシフト演算と同じクロック・サイクル数でパックされたデータに対するシ フト演算を行うことができる回路の一部の一実施形態を示す。

第8図には、修正パイト・スライス・シフト回路であるパイト・スライス段、 899の使用が図示されている。最上位データ要素パイト・スライスを除く各パイト・スライスは、シフト・ユニットとピット制御回路を含む。最上位データ要素パイト・スライスはシフト・ユニットのみを備えるだけでよい。

シフト・ユニット、811とシフト・ユニット、1871はそれぞれ、シフト・カウントによってSource1から8ピットをシフトさせることができる。一実施形態では、各シフト・ユニットは周知の8ピット・シフト回路のように動作する。各シフト・ユニットは、Source1入力とSource2入力と制御入力と次段信号と最終段信号と結果出力とを有する。したがって、シフト・ユニット、811は、Source1、831入力とSource2 [63:0] 833入力と制御・801入力と次段、813信号と、最終段、812入力と結果レジスタ・851に格納される結果とを有する。したがって、シフト・ユニット、1187は、Source1、1832入力とSource2 [63:0] 833入力と制御、11802入力と次段、1873信号と最終段、1872入力と、結果レジスタ・1852に格納される結果とを有する。

Source1入力は典型的にはSource1の8ビット部分である。この8ビットは、最小のタイプのデータ要素である1バックされたパイト・データ要素を表す。Source2入力はシフト・カウントを装す。一実施形態では、各シフト・ユニットがSource2[63:0]833から同じシフト・カウントを受け取る。操作制御回路800が制御信号を送り、各シフト・ユニットをイネーブルにし、必要なシフトを行うようにする。この制御信号はシフトのタイプ(算術または論理)とシフトの方向から決定される。そのシフト・ユニットのビット制御回路から次段信号を受け取る。シフト・ユニットは、シフトの方向(左

または右)に応じて、次段信号について最上位ビットをシフト・アウトまたはシフト・インする。同様に、各シフト・ユニットは、シフトの方向(右または左)に応じて、最終段信号について最下位ピットをシフト・アウトまたはシフト・インする。最終段信号は直前の段のビット制御ユニットから受け取る。その結果の

出力は、シフト・ユニットが操作しているSourcelの部分に対するシフト 演算の結果を表す。

操作制御回路 8 0 0 からパックされたデータ・イネーブル 18 0 6を介してビット制御回路 8 2 0 がイネーブルにされる。ビット制御 8 2 0 は次段 8 1 3 と最終段 1187 2 を制御する。たとえば、シフト・ユニット 8 1 1 が S o u r c e 1 の下位 8 ビットを操作し、シフト・ユニット 1187 1 が S o u c e 1 の 次の 8 ビットを操作するものとする。パックされたバイトに対するシフトを行う場合、ビット制御 8 2 0 はシフト・ユニット 1187 1 からの最下位ビットがシフト・ユニット 18 1 1 の最上位ビットに伝達されないようにする。しかし、パックされたワードに対するシフトを行う場合は、ビット制御 8 2 0 はシフト・ユニット 1187 1 からの最下位ビットがシフト・ユニット 187 1 からの最下位ビットがシフト・ユニット 110 最上位ビットと連絡するようにする。

たとえば、表5ではパックされたバイト算術右シフトを行う。シフト・ユニット・1871はデータ要素1を操作し、シフト・ユニット・811はデータ要素0を操作する。シフト・ユニット・1871はその最下位ピットをシフト・アウトする。しかし、操作制御回路800はピット制御・820に最終段・1821から受け取ったそのピットを次段・813に伝播させるのを停止させる。その代わりに、シフト・ユニット・811が上位ビットを符号ビットであるSourcel
[7]で満たす。

					!		
						00001110	10001000
7 シフト	シフト	§ シフト	↓ シフト	3 シフト	2 シフト	シフト	シフト
						,	100000001
2	=	¥	=_	=	ŗ	=	Ξ
,						00001111	01000100
7	6	5	. 1	3	2	1	. 0

委 5

しかし、パックされたワード算術シフトを行う場合、シフト・ユニット・・・18

71の最下位ビットがシフト・ユニット、811の最上位ビットに伝達される。 表6にこの結果を示す。この伝達はパックされたダブルワード・シフトの場合に も可能になる。

						00001110	10001000
シフト	シフト						
							00000001
			=		=		£
						00000111	01000100
	3		2		1		- 0

. 表 6


各シフト・ユニットは任意選択で結果レジスタに接続される。結果レジスタには、完全な結果であるResult [63:0] 860をDESTレジスタに送ることができるまでシフト演算の結果が一時的に格納される。

完全な64ビット・パックされたシフト回路の場合、8個のシフト・ユニット

と7個のビット制御ユニットが使用される。このような回路を使用して64ビットのアンパックされたデータに対するシフトを行うこともでき、それによって同じ回路を使用してアンパックされたシフト演算とパックされたシフト演算が行われる。

以上、複数データ要素に対して作用するシフト演算を有するプロセッサについて説明した。

"図1】



·【図2】




Figure 2




Figure 3

【図4】




Figure 4a




Figure 4b

【図4】




Figure 4c




Figure 4d

【図5】




Figure 5a




Figure 5b

【図5】




Figure 5c








Figure 5d







【图8】



【手続補正書】

【提出日】1997年7月25日

【補正内容】

- (1)発明の名称を「パックされたデータのシフト演算を行うプロセッサ」に補 正する。
- (2) 請求の範囲を、別紙の通り補正する。

請求の範囲

1. 第1の命令が、複数のパックされたデータ要素を有する一連の第1のパックされたデータに対して行うシフト演算を指定し、かつ、前記一連の第1のパックされたデータに含まれる数が変わるパックされたデータ要素を設定し、さらに、前記一連のパックされたデータに含まれるサイズが変わるデータ要素を設定するように作用するとき、その第1の命令をデコードするように動作するデコーダと

前記デコーダに結合され、前記第1の命令に応答して前記複数のパックされた データ要素を同時に独立してシフトさせるように動作する回路と を備えるプロセッサ。

- 2. 前記回路が前記複数のパックされたデータ要素を論理シフトさせるようにさらに動作し、各パックされたデータ要素内のシフト・カウント数のビットがゼロで満たされる請求項2に記載のプロセッサ。
- 3. 前記回路が前記複数のパックされたデータ要素の算術シフトを行うように動作し、各パックされたデータ要素内のシフト・カウント数のビットがそれぞれのパックされたデータ要素の符号ビットで満たされる請求項2に記載のプロセッサ。
- 4. 前記一連の第1のパックされたデータが2個のパックされた要素を含み、各パックされた要素が32ビットを有する請求項3に記載のプロセッサ。
- 5. 前記一連の第1のパックされたデータが4個のパックされたデータ要素を含み、前記一連の第1のパックされたデータの各パックされた要素が16ビットを有するパックされたワードを表す請求項3に記載のプロセッサ。

- 6. 前記一連の第1のパックされたデータが2個のパックされたデータ要素を含み、各パックされたデータ要素が32ビットを有する請求項2に記載のプロセッサ。
- 7. 前記一連の第1のパックされたデータが4個のパックされたデータ要素を含み、前記一連の第1のパックされたデータの各パックされた要素が16ビットを有するパックされたワードを表す請求項2に記載のプロセッサ。
- 8. 一連の第1のパックされたデータに含まれる複数のパックされたデータ要素に対して行うシフト演算を指定するように作用し、前記一連の第1のパックされ

たデータに含まれるいくつかのパックされたデータ要素を設定し、前記一連の第 1のパックされたデータに含まれる前記パックされたデータ要素のサイズを設定 するようにさらに作用可能な第1の制御信号をデコードするように動作するデコ ーダと、

前記デコーダに結合され、前記第1の制御信号に応答してパックされたデータ 要素を同時かつ互いに独立してシフトさせるように動作可能な回路と を備えるプロセッサ。

- 9. 前記回路が複数のパックされたデータ要素を論理シフトさせるように動作し、各パックされたデータ要素内のシフト・カウント数のビットがゼロで満たされる請求項8に記載のプロセッサ。
- 10. 前記回路が複数のパックされたデータ要素の算術シフトを行うように動作し、各パックされたデータ要素内のシフト・カウント数のビットがそれぞれのパックされたデータ要素の符号ビットで満たされる請求項8に記載のプロセッサ。
- 11. 前記一連の第1のパックされたデータが4個のパックされたデータ要素を含み、前記一連の第1のパックされたデータの各パックされた要素が16ビットを有するパックされたワードを表す請求項9に記載のプロセッサ。
- 12. 前記複数のパックされたデータ要素が2個のパックされたダブルワードを含み、各パックされたダブルワードが32ビットを有する請求項9に記載のプロセッサ。
- 13. 前記一連の第1のパックされたデータが4個のパックされたデータ要素を

含み、前記一連の第1のパックされたデータの各パックされた要素が16ビット を有するパックされたワードを表す請求項10に記載のプロセッサ。

14. 前記複数のパックされたデータ要素が2個のパックされたダブルワードを 含み、各パックされたダブルワードが32ビットを有する請求項10に記載のプロセッサ。

【国際調査報告】

	Parametra Control Control Control			
	INTERNATIONAL SEARCH RE	PORT	International appropriate PCT/US95/15	
			PC170895713	9662
US CL	ASSIFICATION OF SUBJECT MATTER COSF 5/01 :354/715/08; 395/775			
According	to International Patent Classification (IPC) or to	both actional classification	and IPC	
	LOS SEARCHED			
Minimum	donumentation searched (classification system for	lowed by alarmitication sym	رامان)	
U.S. :	164/715.0E: 395/375			
	ution searched other than minimum documentation			
Blockmin	data base consulted during the international source	h (name of data base and, a	ohene practicable	c, scarch terms used)
C. D()(UMENTS CONSIDERED TO BE RELEVAN	n		
Category*	Citation of document, with indication, who	re appropriate, of the relava	ul pastages	Relevant to claim No.
×	MC 88110 SECOND MICROPROCESSOR USER'S MA 12 THRU 1-23, 2-1 THRU 2-20	ANIJAI PP 1.1 TUI	011404	1-15
	5-25, 10-62 THRU 10-71, INC CONTENTS (9 PGS), SEPTEME DOCUMENT)	י די וומאד (EX 1	TABLE OF	
A	MOTOROLA MC 88110 PRO GUIDE, PP 1-4. JANUARY DOCUMENT)	OGRAMMER'S RE 1992, (SEE THE	FERENCE ENTIRE	1-15
•	MOTOROLA INC., MOTOR TECHNICAL DATA, ERROTA GENERATION RISC MICROPRO 1992 (SEE ENTIRE DOCUMENT)	TO MC 88110	DECCALE !	1-16
X Fumbe	r documents are listed in the continuation of Box	с 🗍 •		
Special				
	ment defining the general pine of the art which is and considered have of particular relevance	inter storement pub data and inplies coul primitals or theory	Subset after the Interest lies with the application and orlying the investigation	nimeni filing data ar principy on but count so undersoud the
	o decrement published our or after the jerementicus filling date must which may three dentity on privile obtained) or which is to publishe the publication date of souther continue or where it require (or approximation date of souther continue or where	To desting of period or period or	THE PROPERTY IN C	to involve on in remark by
	i veneza (ni apactina) anti falaving to an oral displanta, tex, cabilitico es after	dorwine or perdo		televal investiga muset be
	was broughty prior to the immerciant light date and later there	parint apparent to in 2	ncincia aprilipat ja april A npa arriginat ja april A npa arrigination mail di	A
to of the act	tual completion of the international search	Date of mailing of the int		
I MARCH		22 APR	1996	, velkou;
me und meil	ing address of the ISA/US of Paleon and Trademonts	Authorized officer		
ox PCT anbingeou, D		COAVED MALZAHN.	7.	71. 1
etnile No.	(703) 105-3230	[],	_	N(~
T PCTVISA/	210 (month shout)(July 1992)**		01-9762	

INTERNATIONAL SEARCH REPORT

International application No.
PCT/US95/15682

G #2 :		FC170893/1300	<u> </u>
	ion). DOCUMENTS CONSIDERED TO BE RELEVANT		
Cutegory	Citation of document, with ladication, where appropriate, of the relevant	nı banka	Relevant to claim No.
A	INTEL 1750, i860TM, 1960 PROCESSORS AND REL PRODUCTS, PP 1-3, 1995 (SEE THE ENTIRE DOCU	ATED IMENT)	1-15
A	US, A, 4,98,177 (LARSON) D5 FEBRUARY 1985 (SE ENTIRE DOCUMENT)	е тнв	1-15
A	US, A, 4,451,883 (STANLEY ET AL) 29 MAY 1984 (ENTIRE DOCUMENT)	SEE THE	1-15
A	US, A, 5,201,056 (DANIEL ET AL) 06 APRIL 1993 (S ENTIRE DOCUMENT)	SEE THE	1-15
A. 3	US, A, 5,295,250 (KOMOTO ET AL) 15 MARCH 1994 THE ENTIRE DOCUMENT)	SEE 1	-15
A I	US, A, S,327,571 (MCMINN ET AL) 05 JULY 1994 (S ENTIRE DOCUMENT)	SEE THE	-15
L,P [US, A, 5,379,240 (BYRNE) 03 JANUARY 1995 (SEE T ENTIRE DOCUMENT)	THE 1-	-15
i (i	JS, A, 4,707,800 (MONTRONE ET AL) 17 NOVEMBE SEE THE ENTIRE DOCUMENT)	ER 1987 1-	15
T	IS, A, 4,418,383 (DOYLE ET AL) 29 NOVEMBER 190 HE ENTIRE DOCUMENT)	33 (SEE 1-	15
U	IS, A, 4,161,784 (CUSHING ET AL) 17 JULY 1979 (SI NTORE DOCUMENT)	EE THE	15
U.	S, A, 4,393,468 (NEW) 12 JULY 1983 (SEE THE ENT OCUMENT)	TRE I-1	15
U. (S.	S, A, 5,187,679 (VASSILIADIS ET AL) 16 FEBRUAR' EE THE ENTIRE DOCUMENT)	Y 1993 1-1	5
US En	S, A, 5,095,457 (JEONG) 10 MARCH 1992 (SEE THE WITRE DOCUMENT)	1-1.	5
US TH	i, a, 4,989,168 (kuroda et al.) 29 Ianuary 1991 Ie entire document)	(SEE 1-15	5 .
US EN	, A, 3,711,692 (BATCHER) 16 JANUARY 1973 (SEE TIRE DOCUMENT)	THE 1-15	5 .
PCT/ISAPIN	A 3.723.715 (CHEN ET AL) 27 MARCH 1073 (SEE	THE 1 15	

フロントページの続き

(81)指定国 EP(AT. BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE), OA(BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG), AP(KE, LS, MW, SD, SZ, UG), AL, AM, AT, AT, AU, BB, BG, BR, BY, CA, CH, CN, CZ, CZ, DE, DE, DK, DK, EE, EE, ES, FI, FI, GB, GE, HU, IS, JP, KE, KG, KP, KR, KZ, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SK, TJ, TM, TT, UA, UG, UZ, VN

(72)発明者 ミタル, ミリンド

アメリカ合衆国・94080・カリフォルニア 州・サウス サンフランシスコ・ヒルサイ ド ブルバード・1149

(72)発明者 メネマイアー, ラリー・エム アメリカ合衆国・95006・カリフォルニア 州・ボルダー」クリーク・ピーオー ボッ クス・587・(番地なし)

(72)発明者 エイタン,ベニー イスラエル国・ハイファ・スティーブン ウィース・25 , 【公報種別】特許法第17条第1項及び特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第3区分 【発行日】平成15年5月13日(2003.5.13)

【公表番号】特表平10-512069

【公表日】平成10年11月17日(1998.11.17)

【年通号数】

【出願番号】特願平8-519115

【国際特許分類第7版】

GO6F 9/315

7/00

[FI]

G06F 9/30 340 D

7/00 103 B

學能補正會

¥# \$4.12 -2 B

特許丌完官職

1. 事件の政会 平成8年特許維第519115号

(国際出版表示) PCT/USP5/15682

2. 特定をする者

5件 インケル・コーポレーション

3. 代票人

更支部千代田区众田町 2 丁日 4 异 2 号

汚れ高格ピル 8 編 山川国風特許多施所内

13eo (0858) BB

医各 (6462)分割士 山川 牧 僧(

- 4. 初正対象管理者 網承の範囲
- 5. 補正対象項目名 電景の東西
- 6. 何正の内容 注求の範囲を、別級の遊り首正する。

甲本の旬間

- 1. 第2の複数の更無を有する第2のパックされたデークを主成するために約 1の複数の変素を有する第1のパックされたデークをシフトするシフターと: 対比第2の複数の変素のそれぞれの少なくとも1つの数字を被換する回数であって、シフトされたデータ要素の任堂の1つに対応するすべての温袋された数字が同じ値の数字に重要される初定回路とを励えることを特徴とするデジタル処理 基礎。
- 2. 利内会中に必要して体液のデータ製造をシフトするシフト的なと; それぞれが第1の値を有する少なくとも1つの保護数字を複数のデータ長生の!つについて生立し、複数のデータ深葉の(つに対応するシフトされて生じるデータ資業を生成するためにシフト的地に総合された回路であって、シフトされて生じるデータ要素が少なくとも1つの内閣を字からの関連数字を含む標面回路とを常えることを特徴とするデジタル処理失過。
- 3. 朝毎信待を受信し、かつ、初降亿分がパックされたシフト命令フォーマットを含む場合はパックされたシフト依存をネすデコーダと:
- 1 組のデーク提案を有する多1のパックされたゲータで保持する配盤位置と; パックされたシフト改算に応答して第1のパックされたゲータをシフトするシフトロ報と:
- 1 型のデータ変革の第1のソース・データ質報について第1の脚級数字を生む し、第1のソース・データ変素に対応するシフトされた第1の充元データ要素を 生成するためにシフト回路に配合された回路であって、シフトされた第1の完化 データ程識が第1の開業数学を含んでいる福定回路と を超えることを包含とするデジタル処理の重。
- 4. パソクされたシフト命令を有十つ制御信号を見信し、かつ、パックされたシフト関系を示すデコーダと;

バックされたシフト接筆に応むして1粒のデータ要素をシフトし、かつ、1組のデータ要素の第1の初期内分似を有する第1のデータ要素に対応する第1の2 金融接数率を生成するユニットであって、終1のデータ要素について主点された 第1の2回数接流字が、シフトされた第1のデータ要素の高位の2個数字を第1 ・ の初期付号値で換たす、またはシフトされた第1のデータ資金の低位の2部数字 をゼロの値で換たすためのものであり、かつ、第1の2面製造文字を含むシフト された第1のデータ資素を生成するためのものである繊維ユニットとを備えることを行口とするデジタル処理変更。

5. 第1の命令ゼデコードするように動作可像なデコーダであって、他配合令が、複数のパックされたデータ要素を有する一連の第1のパックされたデータに対して実行されるペセンフ)な好を耐定するように動作可能であり、さらに、印配一道のパックされたデータに含まれるサイズが変わるデータ展界を指定するように動作可能なデコーダと、

和記デコーダに結合され、東記部1の命令に応答して枇杷系数のパックされた データ要素を独立してシフトするように動作可能な問題と を確えることを特徴とするプロセッサ、

- 6. バックされたデータをシフトするコンピュータで実配される方法であって
- a) 家族のバックされたデータ要素を省する一直の第1のバックされたデータ に対して実行されるペピシント情報を指定し、さらに創配一級のバックされたデ ータに含まれるサイズが使わる各パックされたデータ要素を指定する第1の命令 をデコードするステップと
- b) 前辺複数のパックされたゲータ画象を頭立してシフトするステップと そ合むことも特殊とするインテル処理方法。